|
|
|
|
|
|
 |
|
 |
|
 |
| 電子回路シミュレーション技法 |
|
浅井 秀樹 他著
渡辺 高之 他著 |
|
|
| 6,600円 |
|
| A5 320頁 |
|
| 4-87653-200-1 C3050 |
|
|
|
|
|
|
|
|
|
 |
|
|
昨今のLSI技術の著しい発展により，大規模集積回路の設計，実装が盛んに行われている．設計規模の大型化とデバイスの微細化により，従来のようなブレッドボードやLSI試作による動作検証は，事実上，不可能となっている．そこで，近年，設計回路が設計仕様と同じように動作するかを計算機上でシミュレートする技術が盛んに取り入れられてきている．特に，最近では，例え，デジタル回路であっても複雑なトランジスタモデルを使用した回路方程式を陽的に解くことで，その正確なタイミングを検証することが不可欠となっている．これを回路シミュレーションと呼び，このためのソフトウエアのことを回路シミュレータと呼んでいる．
これまで，１９７０年代後半にU.C.Berkeley大学で回路シミュレータSpice (Simulation Program with Integrated Circuit Emphasis)が開発され，その技術が多くの機関により拡張，修正され，頻繁に利用されてきた．Spiceでは，集中定数系回路を対象としており，与えられた回路についてのキルヒホッフの法則から，いわゆる回路方程式を作成し，それに対応した微分方程式を数値計算により解析している．対象回路の規模に対応する大きさの行列計算が必要となるため，使用されるトランジスタモデルの精度によっては，１０００変数程度のシミュレーションが実用的には限界となる．実際の現場では，それ以上の規模の回路に対して，長時間のシミュレーション時間を浪費しながら回路のタイミング検証を行っている．
しかしながら，ディープ ･サブミクロン時代を迎えた昨今では，Spiceでは，本質的に，その適用範囲に多くの問題を抱えることになる．ここ数年の間に，顕著となってきている問題としては，大きく分けて２つの問題に分類できる．第一に，回路の動作速度の高速化に伴い，これまで集中定数系回路では無視されてきた配線のシミュレーションが重要となってきたことである．配線上での信号の反射や多重配線におけるクロストークをシミュレーションするためにはSpiceとは異なるモデル化と解析手法が必要となっている．第二に，微細化技術の進歩により，対象回路規模が肥大化し，いわゆるシステム ･オン ･チップを一括して解析することが要求さていているが，Spiceのような方式では，その規模には対処不可能であるという問題である．すなわち，集中定数系回路をシミュレーションするSpice系シミュレータより上位レベル（高位設計レベル）でのシステム一括シミュレーションと下位レベル（フィジカル設計レベル）での高精度な配線網シミュレーションの両方が要求されている．
以上の背景から，本書では，いわゆるSpice系回路シミュレーション技術を中心にして，その上位レベルに対応したアナログハードウエア記述言語指向型のシミュレーション技術と下位レベルに対応した配線網シミュレーション技術について述べている．これらを統合することではじめて，ディープ ･サブミクロンLSIに対処可能な回路シミュレータが構築可能となる．
これまでにもSpice系シミュレータの構成やその使用法に関する多くの書籍が出版されている．本書では，回路シミュレータの歴史上重要な役割を果たしてきたSpiceの構成法とその高速化技術については勿論，最近の最大の話題である回路の高速化に対処するための高速配線網シミュレータや大規模システムの解析に対処するためのアナログハードウエア記述言語を利用した回路シミュレータまでの内容を分かりやすく述べている．このような内容を網羅した書籍は，これまで皆無であり，これからこの分野に進もうとする若い研究者や先端の技術者の道しるべとして非常に価値のある一冊である．
本書の構成
第１章 概要
本章では，回路シミュレータの目的，背景，これまでの発展の経緯，現状とその将来像等について述べている．回路シミュレータは，回路の詳細な動作をシミュレートするためのEDA(Electrical Design Automation)ツールであり，１９７０年代に開発されたSpice，ASTAPに端を発する．その後，その高速化技法として，大規模回路に対するタイミングシミュレーション技法，潜在性やデジタル回路における信号の一方向性，更に，回路分割技法，そして，回路分割に適した数値計算技法などが開発されてきた．
近年になり，回路の動作速度の高速化に伴い，伝送線路の正確なシミュレーション技術が要求され，ＡＷＥ(Asymptotic Waveform Evaluation)法やReduced-Order Modeling技法を用いた効率的な高速配線網の解析手法が研究されるに至っている．
一方，システム ･オン ･チップ時代に入り，より大規模なアナログ／デジタル混載LSIを効率的にシミュレーションする必要性から，アナログハードウエア記述言語を利用した回路シミュレーション技法の開発にも注目が集まっている．
今後，集中定数系シミュレータSpiceを中心として，上位レベルでのシミュレーション技法と下位レベルでのシミュレーション技法を統合した解析手法とそのための回路シミュレータが開発されるであろう．
第２章 Spice系シミュレーション技術
本章では，現在，集積回路のシミュレータとして世界標準となっているSpice系シミュレータの構成について述べている．標準回路シミュレータでは，主に，時間領域での過渡解析が重要であり，それは，キルヒホフの法則から生成される非線形微分方程式を数値解析することに対応している．
また，電子回路の多くは，幾何学的な構造上，スパースな大規模行列構造を生成する．ここでは，方程式の定式化手法（節点解析，スパースタブロー，修正節点解析），スパース行列の構成，線形代数方程式の解法，非線形代数方程式の解法，微分方程式の解法（電子回路の過渡解析），シミュレータの構成について述べている．
本章を通して，読者は，Spice系シミュレータの中身を理解することができるであろう．そのことにより，単にSpiceを使用するだけでなく，回路シミュレータの適切な利用法について学ぶことができる．
第３章 時間領域回路シミュレーションの高速化技術
通常，Spice系のシミュレータでは，大規模システムを一括した構造のまま，解析を実行する．すなわち，大規模スパース系の方程式をそのままの大きさで解く．しかしながら，集積回路においては，通常，一時刻に回路状態が変化している部分は，全体の数パーセントであり，他の部分は，潜在的状態となっていることがしばしばである．
本章では，時間領域回路シミュレーションの高速化技術について述べる．部分回路の潜在性を利用することで，活性な部分のみの計算を実行し，その他の潜在的部分の計算を省略することが可能となり，結果としてシミュレーションの高速化が実現できる．具体的には，時間領域シミュレーションの高速化のために開発された回路分割手法，信号の一方向性，潜在性等についての概念について述べている．さらに，これらの概念を利用するために利用されたいくつかの数値計算アルゴリズム，すなわち，タイミングシミュレータSpliceで採用されている反復タイミング解析手法や非線形緩和アルゴリズム，Relaxで採用されている波形緩和アルゴリズム等に関する事項について述べている．
読者は，回路シミュレーションの高速化のために利用された数値計算アルゴリズムを学ぶと同時に，数学的な計算法の扱いだけではなく，回路に付随する物理的な特質を利用することで効率的なシミュレーションが可能となることを理解できるであろう．
第４章 高速伝送線路網シミュレーション技術
近年，デバイスの微細化とその高速化に伴い，トランジスタによる信号伝搬遅延に比べ，配線による遅延の割合が大きくなってきている．従って，LSI，MCM（Multi-chip module），PCB（Printed circuit board）等に関する回路シミュレーションにおける配線シミュレーションの精度とその高速化が極めて重要となってきている．配線は，従来，大規模なRLC線形回路網としてモデル化されてきた．しかしながら，仕様精度に耐えるようなモデル化を使用した場合，これをSpice系シミュレータで過渡解析することは，非常に高価である．
そこで，近年，非線形素子により終端された大規模線形回路網を効率的に解析する手法が開発されている．その代表的な近代的手法として，AWE（漸近的波形評価）技法がある．
この手法は，線形回路網の周波数（ｓ）領域伝達関数に関して，その支配的な極だけを抽出し，モーメントマッチング手法を用いて，伝達関数の減次モデルを合成する手法である．
実際には，減次されたモデルを時間領域モデルに変換しながら，Spice系シミュレータに組み込んだ後，過渡解析を実行する．このようにすることで，従来のSpice系シミュレーションに比べ，数十〜数百倍の高速化が実現できる．
さらに，AWE技法では，Pade近似が用いられているが，このとき，モーメントを求める上で，数値的な不安定性が発生するため，通常，１０個以下の極での近似が有効とされている．すなわち，AWEをそのまま適用した場合，高次での近似精度に問題がある．このことを克服するために，最近，Krylov-subspace技法による減次モデルの合成手法が開発されてきており，商用的にも使用されつつある．
本書では，これらのことを踏まえ，AWE技法や，Krylov-subspace法の理論とその回路および高速配線網シミュレーション技術への適用についても言及している．これらの手法は，特に，近代的回路シミュレーション技法として必要不可欠の技術となっているにもかかわらず，日本国内の研究者や技術者にはあまり知られていないのが現状である．今後の回路設計分野の発展を期待する上で，本書は，待望の一冊と言えるであろう．
第５章 アナログハードウエア記述言語と回路シミュレーション
集積回路技術の著しい発展により，システム ･オンチップ時代に入ってきた．このような状況の下では，如何にして効率的な回路設計をするかという問題と同時に，如何にして大規模システムの動作検証を行うかという問題が発生する．Spice系シミュレータでは，その適用規模に大きな制限があり，より効果的な検証方法が模索されている．
大規模なデジタルLSIの設計に対しては，回路図の代わりにVHDLやVerilog-HDLのようなIEEE標準のハードウエア記述言語（HDL）を使用する方法が浸透してきている．最近，HDLをデジタルLSIの設計からアナログLSIの設計へと拡張しようとする動きがある．
システムLSIの設計に向けて，アナログ／デジタル混載設計の重要性が認識され，その設計効率を向上させる要求が高まっている．そのような背景から，アナログLSIに対してもトップダウン設計を目指したアナログHDLの発展が期待されている．特に，詳細設計の最終段階でアナログ動作を高精度にシミュレーションすることは不可能であるが，設計の初期段階，すなわち，上位レベルでの設計段階で，アナログブロックの動作モデルを定義し，それらを用いてシステム全体のシミュレーションが実現できれば，下位設計から上位設計に戻る行程が短縮され，結果として設計効率の向上が望める．
このような背景の下，本章では，アナログHDLの現状を述べながらそのその回路シミュレータへの利用技術について述べている．アナログ回路の動作レベルシミュレーションは，将来，極めて重要な位置を占めるものと考えられており，また，世界的にもその開発は萌芽期であるといえる．本書では，それらの技術をいち早く解説した書として，高く評価できる． |
|
 |
|
 |
|
|
|
